PCIE测试解决方案
PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。交由PCI-SIG（PCI特殊兴趣组织）认证发布后才改名为“PCI-Express”，简称“PCI-e”。
在领先数据中心运营商的需求推动下，PCI express® （PCIe®） 的发展大致与不断发展的多千兆以太网规范保持同步。运营商正在从 100Gbit 以太网转向在其整个场所采用最新的 400Gbit 连接。为了最大限度地提高所获得的收益，需要更新更快的 PCIe 代来将数据中心的服务器与本地外围设备（例如存储和 AI 加速器卡）连接起来。PCIe 4.0 规范于 2017 年公布，带宽是上一代的两倍。随后在 2019 年发布了 PCIe 5.0，将传输速度提高到 32GT/s，从而为 x16 链路提供 128GB/s 的总带宽。
2022年1月12日，PCI-SIG 组织正式发布了 PCIe 6.0 标准，速度达到了 64 GT / s。x1通道即可带来8GB/s的单向物理带宽(相当于PCIe 4.0 x4)，x16则高达256GB/s，双向就是512GB/s。
2022年6月22日，发布和维护 PCIe 标准的联盟 PCI-SIG 宣布推出最新一代 PCIe 规范 PCIe 7.0 或 PCIe Gen 7 。最新一代 PCIe 带宽翻了一番，在一条通道 (x1) 上单向实现 128GT / s 或 128Gbps 总吞吐量。综上所述，在 PCIe x16 插槽上，与独立显卡一样，双向总理论吞吐量为 512GB / s。同时，通常与 x4 PCIe 插槽配对的 NVMe SSD 可提供高达 64GB / s 的单向速度。PCIe Gen 7最终规格将于 2025 年发布。
测试方案
1.TX 测试
1) Teledyne LeCroy的LabMaster 10Zi-A
2) Tektronix DPO70000SX系列
3) Keysight UXR Series 33GHz, 4-channel, real time oscilloscope
4) GRL_PCIE5.0_TX GRL-P1
GRL-PCIE-TX测试解决方案提供了一种更有效的方式来执行PCIE TX合规性测试，而不是使用通常既耗时又容易出错的传统手动驱动方法，从而占用了宝贵的设备和资源。
为了提高测试效率，GRL-P1控制器将首先在示波器上快速捕获波形。然后使用单独的计算机，GRL-PCIE-TX软件将对波形、SigTest信号质量和去加重进行PCIE符合性测试。
通过对采集的波形进行离线处理，示波器可以腾出时间进行其他工作。软件的SigTest多线程也可以进一步缩短测试时间。另一个优点是GRL-P1可以被编程为仅自动捕获用户想要执行的测试的波形。
2. RX Link EQ测试
1）Anritsu MP1900A BERT
2）Keysight M8000 High Performance BERTs
3.link layer协议一致性测试
Teledyne LeCroy提供的Exerciser支持PCIe3.0,4.0以及PCIe5.0的Link Layer compliance test，同时也支持UNH-IOL的NVMe兼容性测试，以及NVMe-MI conformance test
4. PCIe Gen5 Test Fixtures
iPassLabs提供的PCIe Gen5 Test Fixtures适用于PCI-SIG的一致性测试，提供M.2,U.2,U.3,OCP,EDSFF (E1.S/E1.L) 等多种测试方案
1）M.2 PCIe 5.0 Test Fixtures
Key features:
There are three separated boards: two CLBs and one CBB.
· Signal Integrity Board for M.2 Physical Layer Conformance.
· CLB supports PCIe5.0 (32GT/s) used for testing Transmitters.
· CLB needs additional Gen5 CEM (SIG-REV4) ISI Board for the testing.
· CBB supports PCIe5.0 (32GT/s) used for testing Receivers.
· MMPX connectoris 100% compatiblewith PCI-SIG CEM ISI board.
· Real testing result of loss budget is 7.83 dB
2）U.2 (NVMe) PCIe 5.0 Test Fixtures
Key features:
There are three separated boards: two CLBs and one CBB.
· Signal Integrity Board for U.2(SFF-8693) Physical Layer Conformance.
· CLB supports PCIe5.0 (32GT/s) used for testing Transmitters.
· CLB needs additional Gen5 CEM (SIG-REV4) ISI Board for the testing.
· CBB supports PCIe5.0 (32GT/s) used for testing Receivers.
· MMPX connectoris 100% compatiblewith PCI-SIG CEM ISI board.
· Real testing result of loss budget is 6.71 dB
3）U.3 (NVMe) PCIe 5.0 Test Fixtures
Key features:
There are three separated boards: two CLBs and one CBB.
· Signal Integrity Board for U.3(SFF-TA-1001) Physical Layer Conformance.
· CLB supports PCIe5.0 (32GT/s) used for testing Transmitters.
· CLB needs additional Gen5 CEM (SIG-REV4) ISI Board for the testing.
· CBB supports PCIe5.0 (32GT/s) used for testing Receivers.
· MMPX connectoris 100% compatiblewith PCI-SIG CEM ISI board.
· Real testing result of loss budget is 6.71 dB
4）OCP3.0 PCIe 5.0 Test Fixtures
Key features:
There are three separated boards: two CLBs and one CBB.
· Signal Integrity Board for OCP3.0 NIC Physical Layer Conformance.
· CLB supports PCIe5.0 (32GT/s) used for testing Transmitters
· CLB needs additional Gen5 CEM (SIG-REV4) ISI Board for the testing.
· CBB supports PCIe5.0 (32GT/s) used for testing Receivers.
· MMPX connectoris 100% compatiblewith PCI-SIG CEM ISI board.
· Real testing result of loss budget is 7.21 dB
5）EDSFF(E1.S/E1.L) PCIe 5.0 Test Fixtures
Key features:
There are three separated boards: two CLBs and one CBB.
· Signal Integrity Board for EDSFF(SFF-TA-1006, SFF-TA-1007) Physical Layer Conformance.
· CLB supports PCIe5.0 (32GT/s) used for testing Transmitters.
· CLB needs additional Gen5 CEM (SIG-REV4) ISI Board for the testing.
· CBB supports PCIe5.0 (32GT/s) used for testing Receivers.
· MMPX connectoris 100% compatiblewith PCI-SIG CEM ISI board.
· Real testing result of loss budget is 7.21 dB
